Semiconductor integrated circuit with input protection circuit

Patent Number:

T <u>ÙS4</u>849654

Publication date:

1989-07-18

Inventor(s):

OKADA YOSHIO (JP)

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP)

Requested Patent:

☐ JP63233560

Application Number: US19880158728 19880222 Priority Number(s):

JP19870065725 19870323

IPC Classification:

H03K3/01: H03K17/16

EC Classification:

H03K17/08, H03K17/16, H01L27/02B4F

Equivalents:

JP1687662C, JP3050423B, KR9101425

Abstract

A semiconductor device having an input protection circuit is disclosed. The semiconductor device includes a power-on reset circuit which generates a pulse having a pulse width determined according to an input surge, applied to an input terminal when an input voltage has risen to a preset level. In response to a pulse generated by the power-on reset circuit, a CMOS inverter supplies a predetermined voltage to the base of a bipolar transistor and controls the bipolar transistor so that it clamps an input voltage supplied thereto to a voltage level lower than the withstanding voltage of the internal circuit in a period corresponding to the pulse width. Thus, the input protection circuit constituted by the bipolar transistor clamps an input voltage, supplied by the input terminal to the internal circuit, to a predetermined level. In this invention, the control circuit activates the bipolar transistor at the time the input voltage rises and keeps it active while the power-on reset circuit is generating a pulse, causing an input surge to be bypassed through the bipolar transistor, during this period of time. Thus, the input voltage can be clamped to a level lower than the withstanding voltage of the internal circuit, protecting the internal circuit, even when a surge voltage higher than the withstanding voltage is generated.

Data supplied from the esp@cenet database - I2

⑲ 日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

昭63-233560

③Int Cl.¹
 識別記号
 庁内整理番号
 ④公開 昭和63年(1988)9月29日
 H 01 L 27/08 3 2 1 H-7735-5F 27/04 H-7514-5F 29/78 3 0 1 K-8422-5F 審査請求 有 発明の数 1 (全4頁)

公発明の名称 入力保護回路を備えた半導体集積回路

②特 願 昭62-65725

砂発 明 者 岡 田 芳 夫 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

〕出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

②代理人 弁理士鈴江 武彦 外2名

明報

1. 発明の名称

入力保護回路を備えた半導体集積回路

2. 特許請求の範囲

入力領子から内部回路へ入力される入力電圧を 所定のレベルにクランプするクランプ回路を構成 するパイポーラトランジスタからなる入力保護回 路を備えた半導体集後回路において、

前記入力電圧の立上がり時の所定レベルで発生 し前記入力増子に印加される入力サージに基づい て決定されるパルス値を有するパルスを出力する パワーオンリセット回路と、

このパワーオンリセット回路から出力されるののパルスに応じて前記パイポーラトランジスタのペースに所定の電圧を印加し、前記パルス幅配内がに対したがある。ではいいないのではいいないのではいいがある。対象回路とを具備したことを特徴とする入力保護回路を備えた半導体集積回路。

3. 発明の詳報な説明

「発明の目的」

(産業上の利用分野)

本発明は、例えばСМОS集積回路において 入力保護回路を備えた半導体集積回路に関する。 (従来の技術)

世来、例えばメモリを構成するCMOS
(Complementary MOS)集積回路では、電源入力増子(Vccピン)には入力保護回路が設けられている。入力保護回路は、第3回路の基板(p型基板)10の一部に形成されたnpn型寄生パイポーラトランジスタ11により構成されている。このトランジスタ11は、n・拡散層12、13及び基板10のp型層からなる。尚、n・拡散層12、13の近傍の基板10表面には、フィールド酸化限14が形成されている。

入力保護回路は、電源入力増子15に入力される 入力電圧VIを所定のレベルの電圧Vccにクランプし、集積回路の内部回路(例えばメモリ回路) へ耐圧以上の高レベルの電圧が印加されるのを防 止する。具体的には、例えば電源入力増子15にキャパシタ16及び抵抗17が接続されており、入力電圧VIがそのCR時定数により類4 4 図に示べルのCR時定数におり、内でした際ののでも、内でしたのでで、電圧Vccは、パイポーラトランクタウン電圧Vでは、パイポーラトランクタウン電圧Vでは、パイポーラーの原子の関係である。即ち、電圧Vccは、内が回路では、内が回路を構成する。また、電圧Vccは、内が回路を構成する。の耐圧より小さいレベルに設定される必要がある。

しかしながら、内部回路の業子の耐圧は、集積回路の製造工程におけるパターン形成及び各種のプロセス条件等により決定されており、ばらつでも大きいのが普通である。このため、クランプ回路の耐圧が内部回路の案子の耐圧より大きくなったのかのでは、クランプ回路の耐圧を十分に低い値に設定することが考えられる

CMOSインパータからなる初輩回路により、パワーオンリセット回路から出力されるパルスのパルス幅に応じた期間に内部回路の耐圧より低いレベルでクランプするように動作制御される。パワーオンリセット回路は、内部回路に対する入力サースの立上がり時の所定していた。人力サージに各づいて決定されるパルス福を有ずるが、いているの路である。

このような構成により、入力電圧の立上がり時からパルス機の形間に、パイポーラトランジスタが動作し、この所間に入力される入力サージをパイパスさせる。これにより、入力電圧のレベルを内部回路の耐圧より低い値にクランプし、その耐圧以上の入力サージにより内部回路が破壊される等の事態を防止することが可能となる。

(実施房)

以下図面を参照して本発明の実施例を説明する。第1図は同実施例の半導体集級回路の構成を示す回路図である。第1図において、pnp型パイポーラトランジスタ20は、CMOS集験回路を

が、このために特別の工程が必要となる。
(発明が解決しようとする問題点)

供することにある。 【発明の構成】

. (問題点を解決するための手段と作用)

本発明は、例えばCMOS集積回路において、 クランプ回路を構成するパイポーラトランジスタ からなる入力保護回路を備えた半導体集積回路で ある。パイポーラトランジスタは、例えば

模成する D 型画版 10に形成される n 型 w e i i 21に形成されている。このトランジスタ 20は、 n 型 w e i i 21に形成された p * 層 22をエミッタ、 n 型 w e i i 21をベース及び音板 10をコレクタとするトランジスタである。 n 型 w e i i 21の表面には、 p * 層 22の近傍に n * 層 23が形成されている。 電 級入力増子 15は、抵抗 17を介してトランジスタ 20のエミッタである p * 層 22に接続されている。

一方、CMOSインパータ回路24は、 PチャネルMOSトランジスタ25、 n チャネルMOSトランジスタ26及びダイオード接続の n チャネル MOSトランジスタ27、28からなる。 MOSトランジスタ25、26の共通接続点は、トランジスタ20の n・ 離23に接続されている。また、 MOSトランジスタ25、26の各ゲートは、パワーオンリセット回路29の出力短子に接続されている。

パワーオンリセット回路 29は、内部回路へ入力される電圧 V ccの立上がり時の所定レベルを検知し、予め決定されたパルス幅(例えば 1 μs)のパルス P R を M O S トランジスタ 25、26の名ゲー

トへ出力する。

次に、周実境例の動作を説明する。 先ず、 電 孤 入力増子15に例えば 即電気による入力 サージ V cc が 印加されると、 第 2 図に示すように、 電圧 V cc の立上がり時の所定のレベルを検知すると、 第 2 図に示すように、 例えば 1 μs の パルス P R を出力する。このパルス P R の出力により、 P R を出力する。このパルス P R の出力により、 C チャネルの M O S トランジスタ 25 はオン 状態となる

これにより、パイポーラトランジスタ 20はオン 状態となり、 p * 層 22から n 型 w e l l 21、基板 10へ 反方内電波が洗れる。即ち、入力サージ V l による電波がパイポーラトランジスタ 20をパイパ スして波れることになり、電圧 V cc は所定の電圧 値「2 V t + V f J にクランプされることになる。 ここで、値 2 V t は M O S トランジスタ 27。28の 関値電圧である。 n 型 w e l l 21は、第 2 図に示 すように、その値 2 V t の電圧にクランプされる

ている。パイポーラトランジスタ 20は、パルス幅の開園、入力サージのパイパスとなり、電圧 V cc を所定レベル(2 V t + V f)にクランプする。このため、集積回路の内部回路には素子の耐圧以上の入力電圧が印加されることはなく、入力サージにより破壊するなどの事態を確実に防止することができる。

また、パルス幅の開間の経過後は、パイポーラトランジスタ 20はオフとなり、適常のパワーオン助作に移行し、内部回路には所定の電源電圧が供

ことになる。また、V 1 は D * 層 22 と N 型 w e i i 21の 順方向電圧である。

パワーオンリセット回路 29のパルス P R が立下がると、M O S トランジスタ 25 はオンし、M O S トランジスタ 26 はオフ状態となる。これにより、第 2 図に示すように、n * 層 23 (n 型 w e l l 21 に印加される電圧 V b は 2 V t から V ccへを変化する。このため、パイポーラトランジスタ 20 はオフ状態となり、p * 層 22と n 型 w e l l 21の順クロスは近路であれば、第 2 図の点線で示すように、積回路では通常の関係には、第 2 図の点線で示すように、集団路の内部回路(例えばメモリ回路)へ入力されることになる。

このようにして、入力サージの入力時(又はパワーオン時)に所定のパルス幅のパルスにより、そのパルス幅に応じた期間、クランプ回路を構成するパイポーラトランジスタ20をオン状態にするこの場合、パルス幅は、入力サージによる電流が完全に流れるまでに十分な時間に応じて決定され

給されることになる。

尚、前記支施例において、n型well21のクランプ電圧を「2Vt」としたが(第2図を参照)、一般的にはクランプされたVccがパワーオンリセット回路29を動作させうる程度に高い電圧であって、しかも内部回路の素子の耐圧以下であればよく、それぞれの素子に応じて適切な値に決定されるものである。

[発明の効果].

以上詳述したように本発明によれば、例えば CMOS集積回路において、入力サージ(パワー オン時)の入力時から所定の別間のみ、パイポー ラトランジスタを内部回路の耐圧より十分低低の ランプ回路として動作させる。したがって、内部 四路を入力サージから確実に保護することができる。 かつ所定期間後は内部回路に通常動作に必要な電 級電圧を供給することができる。


これにより、集積回路の製造工程において複雑な工程を必要とすることなく、内部回路をその副 圧以上の入力電圧から確実に促設することができ る入力保護回路を構えた集験回路を提供すること ができるものである。

4. 図面の簡単な説明

第1図は本発明の実施例に係わる集積回路の構成を説明するための図、第2図は向実施例の動作を説明するためのタイミングチャート、第3図は従来の入力保護回路の構成を説明するための図、第4図は従来の入力保護回路の動作を説明するための特性図である。

10 ~ 基 板、 20 ~ パイポーラトランジスタ、 21 ~ n 型 w e l l 、 22 ~ p * 層、 23 ~ n * 層、 24 ~ C M O S インパータ 回路、 25 ~ p チャネル M O S トランジスタ、 26、 27、 28 ~ n チャネル M O S トランジスタ、 29 ~ パワーオンリセット回路。

出版人代理人 弁理士 静江武彦



第 3 図

